您好, 歡迎來到化工儀器網(wǎng)
混合掃描測(cè)試解決方案的優(yōu)勢(shì)
一、背景
掃描測(cè)試是測(cè)試集成電路的標(biāo)準(zhǔn)方法。絕大部分集成電路生產(chǎn)測(cè)試是基于利用掃描邏輯的 ATPG（自動(dòng)測(cè)試向量生成）。掃描 ATPG特點(diǎn)是結(jié)果的可預(yù)測(cè)性高并且效果不錯(cuò)。它還能實(shí)現(xiàn)的缺陷診斷，有助于進(jìn)行分析并改進(jìn)。隨著集成電路尺寸的增長(zhǎng)并且制造工藝的規(guī)模越來越小，嵌入式壓縮被加入了掃描 DFT（可測(cè)性設(shè)計(jì)）邏輯，從而將測(cè)試時(shí)間縮短了多個(gè)數(shù)量級(jí)。但是，當(dāng)很少有或沒有可用的測(cè)試儀界面時(shí)，內(nèi)置自我測(cè)試 (BIST) 十分有必要。但越來越多的集成電路會(huì)同時(shí)需要這兩種不同類型的測(cè)試。嵌入式壓縮和邏輯內(nèi)置自我測(cè)試使用了類似的邏輯方法，因此通過在混合測(cè)試解決方案中共享壓縮和內(nèi)置自我測(cè)試邏輯來節(jié)省 DFT 邏輯面積就變得十分合理。
二、混合測(cè)試方法的優(yōu)勢(shì)
有了混合測(cè)試方法，你就能選擇從測(cè)試儀中提供嵌入式壓縮 ATPG 向量或在設(shè)備邏輯內(nèi)置自我測(cè)試中自動(dòng)應(yīng)用和分析向量。你可以憑借在一個(gè)或多個(gè)區(qū)段中（圖1）的中央控制器和共享壓縮解碼器/ LFSR 和壓縮器/MISR 邏輯按照從上到下的流程插入混合邏輯。你也可以按照從下到上的流程插入混合邏輯，使你能夠在每個(gè)區(qū)段完成邏輯插入，包括包裝器 (Wrapper) 隔離鏈。擁有混合測(cè)試邏輯的區(qū)段能夠用于任何一種集成電路中并且邏輯內(nèi)置自我測(cè)試或區(qū)塊嵌入式壓縮向量能夠被直接重復(fù)使用。即插即用邏輯和向量方法在*集成電路中節(jié)省了大量的 ATPG 時(shí)間。
混合測(cè)試解決方案，壓縮（嵌入式?jīng)Q定性測(cè)試）和邏輯內(nèi)置自我測(cè)試共享大部分解碼器/ LFSR 和壓縮器 /MSIR 邏輯
嵌入式壓縮 ATPG 為混合解決方案中的邏輯內(nèi)置自我測(cè)試帶來了優(yōu)勢(shì)。由于嵌入式壓縮 ATPG 擁有出色的生產(chǎn)缺陷檢測(cè)功能，邏輯內(nèi)置自我測(cè)試就不需要擁有強(qiáng)大的缺陷檢測(cè)能力。因此，隨機(jī)向量抵抗邏輯所需的測(cè)試點(diǎn)相應(yīng)要少，從而大大減少邏輯內(nèi)置自我測(cè)試面積。嵌入式壓縮的另一個(gè)優(yōu)勢(shì)就是低功耗測(cè)試。混合測(cè)試方法利用低功耗移位邏輯，因此用戶能夠在 ATPG 或內(nèi)置自我測(cè)試中選擇切換活動(dòng)。
同樣地，混合方法中的邏輯內(nèi)置自我測(cè)試為嵌入式壓縮 ATPG 帶來了優(yōu)勢(shì)。邏輯內(nèi)置自我測(cè)試為去除未知狀態(tài)而使用的 X-bounding 對(duì)于在 MISR 內(nèi)生成可預(yù)測(cè)的信號(hào)十分必要。它還能加強(qiáng) ATPG 電路的可測(cè)性，尤其是在增加更多測(cè)試點(diǎn)的情況下。因此，混合方法中的邏輯內(nèi)置自我測(cè)試基礎(chǔ)架構(gòu)能夠使嵌入式壓縮 ATPG 擁有更高覆蓋和更少向量。
三、研究報(bào)告總結(jié)
以上就是混合測(cè)試方法吸引邏輯內(nèi)置自我測(cè)試用戶的所有理由。有了這種方法，老化不再需要測(cè)試儀來應(yīng)用 ATPG 向量，因?yàn)橛脩裟軌蚴褂眠壿媰?nèi)置自我測(cè)試，并且整體 ATPG 壓縮和向量數(shù)目能夠得到改進(jìn)。