CIU32M010、CIU32M030 器件是基于 ARM Cortex M0 處理器的 32 位通用微控制器存儲器芯片。采用了哈佛結構，具有低中斷延遲時間和低成本調試特性，而且高集成度和增強的特性使這顆處理器適合于那些需要高性能和低功耗微控制器的市場領域。預先定義的存儲器映射和高達 4GB 的存儲空間，充分保證了系統(tǒng)的靈活性和可擴展性。

系統(tǒng)架構 

CIU32M010、CIU32M030 器件采用 32 位多層總線結構，該結構可使系統(tǒng)中的多個主機和從機之間的并行通信成為可能。多層總線結構包括一個 AHB 互聯(lián)矩陣、兩個 AHB 總線和兩個 APB 總線。AHB 互聯(lián)矩陣的互聯(lián)關系接下來將進行說明。

CIU32M010、CIU32M030 主系統(tǒng)由以下兩部分構成：

• 2 個驅動單元

– CPU 內核系統(tǒng)總線(S-bus)

– DMA 總線

• 2 個存儲單元

– 內部閃存存儲器

– 內部 SRAM

系統(tǒng)總線

此總線連接 CPU 內核的系統(tǒng)總線(外設總線)到總線矩陣，總線矩陣協(xié)調著內核和各個高速部件間的訪問。

總線矩陣(Bus Matrix)

• 總線矩陣管理著內核系統(tǒng)總線與各外設模塊的訪問仲裁，總線矩陣由主模塊總線及從模塊總線組成。

• AHB 外設通過總線矩陣與系統(tǒng)總線相連。

• AHB 到 APB 橋(AHB2APB bridges-APB)。

• AHB 到 APB 橋在 AHB 與 APB 總線間提供同步連接。

注：當對 APB 寄存器進行 8 位或者 16 位訪問時，該訪問會被自動轉換成 32 位的訪問；橋會自動將 16 位或者 8 位的數(shù)據(jù) 擴展以配合 32 位的寬度。